什么是PCIe（外围组件互连高速规范）？

PCIe代表/相当于外围组件连接标准这是一种用于连接高速组件的接口标准。PCIe有多种物理配置方式，包括x1、x4、x8、x16、x32等。主板上有多个PCIe插槽，可以用来连接各种组件，比如GPU（或显卡）、Wi-Fi网卡、固态硬盘等。不同主板的PCIe插槽类型也有所不同。

PCIe信号的生成

截至目前，市场上已经推出了六代PCIe接口标准，分别是PCIe 1.0、PCIe 2.0、PCIe 3.0、PCIe 4.0、PCIe 5.0和PCIe 6.0。其中，只有前四代PCIe接口标准真正投入了市场使用。PCIe 4.0则是由AMD的Ryzen 3000系列处理器在2019年首次推出的。

历史

Arapaho工作小组最初由英特尔的工程师们组成，后来该小组的成员范围扩大，包括了来自各个行业的合作伙伴。最初，PCIe被命名为“High-Speed Interconnect”（高速互连），之后又更名为“3GIO”（第三代I/O接口），最后才定名为PCIe。

• PCIe 1.0a：该技术由PCI-SIG在2003年引入。其每通道的数据传输速率可达250 MB/s，同时，每秒的传输量可达2.5吉次传输。
• PCIe 1.1：该规范由PCI-SIG在2005年提出。与PCIe 1.0a相比，该规范有了更多的改进和细化，不过每个通道的数据传输速率和总传输速率保持不变。
• PCIe 2.0：该技术由PCI-SIG在2007年引入。与PCIe 1.0相比，其每通道的数据传输速率和总传输速率都提升了两倍。其每通道的数据传输速率为500MB/s，而PCIe 1.0的速率为250MB/s；其总传输速率则达到了5GT/s，而PCIe 1.0的传输速率仅为2.5 GT/s。PCIe 2.0插槽还支持与PCIe 1.x卡进行兼容操作。
• PCIe 3.0：该标准由PCI-SIG在2010年11月正式推出，不过在此之前，其推出过程经历了多次延迟。 在2007年8月，PCI-SIG宣布，PCI Express与现有的实现方式具有向后兼容性。同时，PCI Express 3.0的传输速率可达每秒8吉比特。 PCI-SIG还宣布，PCI Express 3.0的最终规范将在2010年第二季度才正式发布。 在PCI Express 3.0规范中，为了提升信号传输的稳定性和数据的完整性，还进行了多项优化。这些优化包括发射端和接收端的均衡处理、PLL技术的改进、时钟数据的恢复机制，以及针对当前支持的多种拓扑结构的信道优化措施。此外，每通道的数据传输速率也从500MB/s提高到了984.6MB/s（而PCIe 2.0标准为500MB/s）。传输速率则从5GT/s提升到了8GT/s（同样适用于PCIe 2.0标准）。
• PCIe 4.0：该技术由PCI-SIG在2011年11月29日正式推出。与PCIe 3.0相比，其每通道的数据传输速率和总传输速率都提升了两倍。具体来说，其每通道的数据传输速率为1969MB/s，而PCIe 3.0的传输速率仅为984.6MB/s。其总传输速率则达到了16GT/s，而PCIe 3.0的传输速率仅为8GT/s。PCIe 4.0还具备完全的向后兼容性和向前兼容性。
• PCIe 5.0：PCI Express 5.0的初步规范由PCI-SIG在2017年6月提出。在16条通道的配置下，预计带宽将提升至32 GT/s，从而实现每方向63 GB/s的传输速率。该规范预计将在2019年得到标准化。最终的PCI Express 5.0规范则由PCI-SIG在2019年5月29日正式发布。而PCIe 5.0的大规模生产则计划于2020年开始。
• PCIe 6.0：PCI-SIG宣布了PCI Express 6.0规范的开发工作。该消息发布于2019年6月18日。 在16条通道的配置下，带宽预计会增加到64 GT/s，从而实现每方向的128 GB/s的传输速率。 其目标发布日期为2021年。 该新标准中采用了4级脉冲幅度调制技术，同时采用了低延迟的前向纠错技术来替代非归零调制方式。 前向纠错技术被用于提高数据的完整性，而PAM-4则被用作线路编码方式。这种方式使得每次传输时能够传输两个比特数据，而之前的版本则无法实现这一点。 其数据传输速率可达64 GT/s（以原始比特率计算），而通过x16配置后，数据传输速率则可达到256 GB/s。

生成比较：